搜索

版权所有 © bob综合网页版 京ICP备14154451号 
                 

-数字式超声波探伤仪中高快数据收罗模块技能计划

发布时间:2022-01-24 10:25:16
来源:bob综合体育下载

  检测拥有穿透力强,检测矫捷度上等便宜,所以正在航空航天、冶金造船、石油化工、铁途等范畴起着广大的效用。凡是采用超声无损检测技艺的超声有模仿式和数字式之分,跟着筹算机技艺、微电子技艺及数字信号处罚技艺的繁荣,守旧的模仿式超声

  超声波的回波信号是高频信号,个中央频率最高抵达20 MHz以上,常用的超声波探头中回波信号的频率凡是为2.5~10 MHz,要使如此的高频信号数字化,体例就对模/数转换电途提出了很高的条件。遵循Shannon采样定理和Nyquist采样法规,正在理念的数据采团体例中,为了使采样信号不失真地复现输入信号,采样频率起码是输入信号最高频率的两倍。正在实践操纵中,为保障数据收罗的无误度,应减少正在每个输入信号周期内的采样次数,凡是每周期采样7~lO次。有些体例对采样信号频率的条件更高。现有的模/数转换电途计划正在牢靠性、功耗、采样速率和精度上都存正在诸多缺乏,不行满意某些实践情状的需求,而大周围集成电途技艺的繁荣为计划高速、高精度、高牢靠性、低功耗的超声信号收罗计划供应了大概性。本文计划了一种采样速度达100 MHz的超声波收罗模块,并通过FPGA对采样数据实行压缩后实行数据缓存。

  数字化超声探伤仪凡是包罗超声发射单位、超声收受单位、信号调剂单位(包罗放大、检波、滤波等模仿信号处罚症结)、模数(A/D)转换单位、数据缓冲单位、数据处罚单位、波形显示单位以及体例操纵与输入/输出单位(包罗通讯、键盘操作、报警等)。本文要紧斟酌数字式超声探伤仪中高速收罗的症结技艺与实行步骤,涉及到A/D转换单位和数据缓冲单位。

  图2给出本文数据收罗模块的硬件构造框图,它由高速A/D数据转换器、FPGA、时钟电途、复位电途及电源电途构成。个中,A/D数据转换器担任对模仿信号实行收罗转换;FPGA担任收罗操纵、数据压缩及数据缓冲。下面临A/D数据转换器及FPGA实行先容。

  AD9446是一种16 b ADC,拥有高达100 MSPS的采样率,同时集成有高职能采样连结器和参考电压源。同群多半高速大动态界限的ADC芯片一律,AD9446也是差分输入,这种输入式样也许很好地遏抑偶次谐波和共模信号的骚扰。AD9446能够使命正在CMOS形式和低电压差分信号(LVD-S)形式,通过输出逻辑操纵引脚实行形式设立。别的,AD9446的数字输出也是可采选的。可认为直接二进造源码或二进造补码式样。正在实践电途的PCB计划中,因为AD9446是对噪声敏锐的模仿器件,是以正在的确PCB计划时需做到以下几个方面:A/D模仿电源稀少供电,模仿地与数字地单点接地,差分输入线等长,采用精准的参考电压源等。

  FPGA要紧实行通盘模块的数据收罗操纵、数据压缩及数据缓冲等效力。文中FPGA采用Xilinx公司的Spartan3E系列(XC3S500E)。这款FPGA芯片效力强壮,I/O资源充分,也许满意良多实践局势的需求。下面临个中数据收罗操纵、数据压缩及数据缓冲FIFO的计划做出先容。

  AD9446芯片的操纵时序与守旧的低速A/D有所差异,它全部依托时钟来操纵其采样、转换和数据输出。AD9446平常正在CLK第一个时钟的上升沿先导采样转换,并正在历程延迟tpd后,先导输出数据。而数据则正在第13个时钟到来时才显现正在D15~D0端口上。图3是AD9446使命正在CMOS形式下的时序图。

  数字时钟料理单位(DCM)是FPGA内部料理、掌控时钟的专用模块,能实行分频、倍频、去颤动和相移等效力。通过FPGA的DCM能够很利便地对AD9446的时钟输入信号实行掌控。正在实践电途中需求留心的是要做到DCM倍频输出的时钟信号与AD9446的时钟输入信号连结电平成亲。

  数据压缩处罚是对射频信号高速采样后实行前置处罚的首要症结之一,需求正在连结超声回波信号基础特点条件下对采样数据实行正在线压。