搜索

版权所有 © bob综合网页版 京ICP备14154451号 
                 

-行使FPGA达成无线漫衍式采整体例打算

发布时间:2022-01-20 07:47:25
来源:bob综合体育下载

  近些年来,跟着电子本领的进展,无线通讯本领、盘算推算机搜集的进展,分散式无线数据采撷搜集本领开首崛起,并连忙的利用到各个范畴。正在少许地形杂乱,不适合人类映现的区域须要实行数据采撷的情形下,都可能合适的遴选中,往往行使单片机、DSP等行为体例的主控限度单位。可是因为其本身就业特色,往往看待无误的准时限度以及并行处分技能上比行为时序限度和信号处分的处分器,将使体例电途策画愈加爽快、牢靠、活跃,可有用的缩短开拓周期,并消浸开拓本钱。

  为此,基于CycloneIV+STM32策画了一种新型的无线分散采全体例,告终了数据的高牢靠和同步传输。策画合键由3大局部构成:编码器、译码器、无线收发电台。正在对编码器、译码器同步校准后,对付发送数据实行卷积编码,并转换为串行数据。数据转换为串行数据后,正在串行数据帧头插手Barker码来告终帧的同步,并行使2条互为备份的数据传送通道同时发送数据。正在数据授与端检测到barker码后,当地对互为备份的双通道数据实行viterbi译码(本文策画的viterbi译码器采用并行机合,大大的消浸译码韶华)。译码结尾后,当地对双通道数据实行轮回冗余校验,并做出判选,结果实践相应指令。并正在章程韶华给出相应反应信号。策画的无线采全体例,假使某一数据通道映现少量错码,体例仍能有用的光复出数据,并实行牢靠的数据传输。体例增添了监控模块,及时备份上传的数据并监控,如觉察不行寻常上传,则启用备用模块保障悉数体例寻常就业。体例不单能告终数据的高牢靠和同步传输,并且拥有很好的实用性,可平常利用工业中。

  无线分散式采全体例囊括编码器、译码器(编码器、译码器硬件统统好像,只是装备逻辑差异,可装备为编码器、译码器、中继站)和无线所示,这是一个最大略的一对一式分散式体例。

  编码器行为上位机与译码器之间的桥梁,通过USB/RS485通道实行发送、授与号令和数据。译码器授与编码器发来的号令实行装备和采撷,并将数据存储至DDR2中。译码器收到上传号令后,上传数据至编码器。

  编码器/译码器硬件体例框图如图2所示。本体例主控单位由FPGA杀青。FPGA选用Altera公司的EP4CGX30F407,逻辑单位为29440个,80个18×18乘法器,多达290个用户自界说IO.STM32行为监控和备用单位构成体例的基础架构,STM32F407ZG系列是基于高本能的ARM CortexTM-M4F的32位RISC内核,就业频率高达168 MHz,该STM32F407ZG系列采用高速嵌入式存储器(多达1 MB闪存,高达192 KB的SRAM),具有3个12位ADC,2个DAC,1个低功耗RTC,12个通用16位准时器,2个通用32位准时器。人机交互局部由16X2液晶显示字符模块和4个按键构成,其合键效力是通过按键对基站编号修立并显示正在LCD上。无线系列无线模块行为收发平台,就业电压为5 V,传输速度和就业频段等都可装备。目前传输速度最大为115 200b ps,就业频为433 MHz可调。无线模块与FPGA合键以RXD/A,TXD/B,NRST(复位限度),SET(修立模块参数),SLP(歇眠限度)信号线衔尾。GPS模块选用VKl6U6实行定位,与FPGA以UART接口衔尾,波特率定位9600 bps.ADC选用基于△-本领的32 bits高精度低功耗模数转换芯片ADSl282,采样信号电平限造:差分输人一2.5~+2.5 V.单个译码器有6个采撷通道,以2 k采样率,采样时常16 S来盘算推算,单个译码器纯数据量为6×2 k×16×24-6144 Kbits.切磋到编码器,一次采样,8个基站的数据经编码后数据总量为98 304 Kbits,因此编码器和译码器需补充l片Micron Technology公司的MT47H256M8HG-37E IT(256Meg×8)行为缓存空间。因为DDR2 SDRAM须要特定的限度读写时序,体例直接采用Quartus II自带的“DDR2 SDRAM High-Performance Controller”局部由2个通道构成,一个是由FPGA、CY7C68013和USB接口构成;另一个由STM32(自带USB驱动)和USB接口构成。同时本策画中还增添了RS485串口,使悉数体例与上位性能保留及时通讯,为体例的长途限度供应了可。